自TTL 和 5V CMOS 成為邏輯電路的主要標(biāo)準(zhǔn)電平后，電路設(shè)計(jì)發(fā)生了較大變化。現(xiàn)今電子系統(tǒng)的復(fù)雜度不斷提高，邏輯電壓不斷下降，使得系統(tǒng)內(nèi)部邏輯單元的輸入和輸出電平不一致。比如，電路設(shè)計(jì)中常見的一種情況是 1.8V 供電的數(shù)字電路與 3.3V 供電的模擬電路之間的連接。本文主要闡述了串行數(shù)據(jù)系統(tǒng)中邏輯電路的工作原理及注意事項(xiàng)，給出了在不同邏輯電壓之間轉(zhuǎn)換的方法。

對邏輯電平轉(zhuǎn)換的需求

越來越多的數(shù)字 IC 采用與以往不兼容的電源電壓、更低的 VDD、或者 VCORE 和 VI/O 不同的雙電源供電，這就提出了對于邏輯電平轉(zhuǎn)換的要求。低電壓混合信號(hào) IC 如未能與其配合的數(shù)字器件的發(fā)展保持同步，也需要使用邏輯電平轉(zhuǎn)換。

轉(zhuǎn)換方法隨著轉(zhuǎn)換電平范圍、需要轉(zhuǎn)換的信號(hào)線數(shù)(如，一個(gè) 4 線的串行外設(shè)接口(SPI)與 32 位數(shù)據(jù)總線間的轉(zhuǎn)換)、以及數(shù)字信號(hào)速率的不同而不同。許多邏輯 IC 能夠?qū)⒏唠娖睫D(zhuǎn)換成低電平(如將 5V 轉(zhuǎn)換到 3.3V 邏輯)，但很少能將低電平轉(zhuǎn)換成高電平(如將 3.3V 轉(zhuǎn)換到 5V)。邏輯電平轉(zhuǎn)換可通過一個(gè)分立的晶體管或甚至是一個(gè)電阻與二極管的組合實(shí)現(xiàn)。但這些方法固有的寄生電容會(huì)降低數(shù)據(jù)傳輸速率。

盡管已有字節(jié)寬度的和字寬度的電平轉(zhuǎn)換器件，但它們對本文討論的< 20Mbps 的串行總線(SPI、I²C、USB 等)并不理想。封裝尺寸大、需要使用很多引腳和 I/O 方向引腳的轉(zhuǎn)換器對于小型串行總線和外設(shè)接口并不理想。

串行外設(shè)接口由單向控制線組成：數(shù)據(jù)入、數(shù)據(jù)出、時(shí)鐘和片選。數(shù)據(jù)入和數(shù)據(jù)出也被稱為主入從出(MISO)和主出從入(MOSI)。SPI 能夠使用超過 20Mbp 的時(shí)鐘信號(hào)，使用 CMOS 推挽邏輯。由于 SPI 是單向的，沒有必要在同一根信號(hào)線上實(shí)現(xiàn)雙向轉(zhuǎn)換。這使電平轉(zhuǎn)換變得簡單一些，因?yàn)榭梢圆捎秒娮枧c二極管(圖 1)或分立 / 數(shù)字晶體管(圖 2)等簡單方案。

圖 1. 電阻 - 二極管拓?fù)涫窃谕桓盘?hào)線上實(shí)現(xiàn)雙向轉(zhuǎn)換的可選技術(shù)之一

圖 2. 分立 / 數(shù)字晶體管是實(shí)現(xiàn)雙向轉(zhuǎn)換的另外一種選擇

I²C、SMBus 和 1-Wire®接口為雙向、漏極開路拓?fù)洹²C 有 3 個(gè)速度范圍：≤ 100kbps 的標(biāo)準(zhǔn)模式、≤ 400kbps 的快速模式、≤ 3.4Mbps 的高速模式。雙向總線的電平轉(zhuǎn)換更加困難，因?yàn)楸仨氃谕桓鶖?shù)據(jù)線上進(jìn)行雙向轉(zhuǎn)換。基于電阻 - 二極管或集電極 / 漏極開路的單級(jí)晶體管轉(zhuǎn)換器的簡單拓?fù)溆捎诠逃械膯蜗蛐裕瑹o法滿足要求。

單向高到低電平轉(zhuǎn)換—輸入過壓容差

為了將邏輯電平由高向低轉(zhuǎn)換，IC 廠商制造了大量的聲稱容許過壓輸入的器件。具有輸入過壓保護(hù)的邏輯器件是指能夠承受(不被損壞)高于其電源電壓的輸入電壓。這種具有輸入保護(hù)的器件簡化了從高 VCC 到低 VCC 邏輯的轉(zhuǎn)換任務(wù)，同時(shí)又增加了信噪比裕量。

容許過壓輸入，例如容許 1.8V 供電的邏輯器件接受 1.8V 或更高的邏輯電平輸入。LVC 邏輯系列的器件，大部分是輸入過壓保護(hù)的，在需要由高向低轉(zhuǎn)換的應(yīng)用中表現(xiàn)良好。但是，相反的情況，由低到高的轉(zhuǎn)換并不如此簡單。由低電壓邏輯產(chǎn)生高電壓邏輯的域值電平(VIH)不切實(shí)際。

當(dāng)設(shè)計(jì)的電路由于連接器、高扇出和雜散電容導(dǎo)致高負(fù)載電容時(shí)，應(yīng)注意，對于所有邏輯系列，降低電源電壓也會(huì)降低驅(qū)動(dòng)能力。但在 3.3V 的 CMOS 或 TTL (LV、LVT、ALVT、LVC 和 ALVC)與 5V 標(biāo)準(zhǔn) TTL (H、L、S、HS、LS 和 ALS)之間是一個(gè)例外。在這些邏輯系列中，3.3V 和 5V 邏輯的觸發(fā)點(diǎn)(VOL、VIL、VIH、VOH)相互匹配。

低 - 高和高 - 低混合轉(zhuǎn)換

諸如 SPI 總線類的應(yīng)用要求低 - 高和高 - 低混合電平轉(zhuǎn)換。例如，在工作于 1.8V 的處理器和工作于 3.3V 的外設(shè)之間。盡管可以使用以上方案進(jìn)行組合，但也可使用單個(gè)芯片，如：MAX1840、MAX1841 或 MAX3390 滿足需求(圖 3)。

圖 3. 一個(gè)帶 SPI/QSPI™/MICROWIRE™接口、能夠?qū)崿F(xiàn)高 - 低和低 - 高混合轉(zhuǎn)換的 IC 電平轉(zhuǎn)換器示例

其它系統(tǒng)，如 I²C、1-Wire 總線，需要雙向的邏輯轉(zhuǎn)換。基于集電極或漏極開路單晶體管的簡單拓?fù)洌捎诠逃械膯蜗蛐裕荒芄ぷ饔陔p向總線。

雙向收發(fā)器方式

對于更大型的字節(jié)或字寬度總線而言，由于已有 WR 和 RD 信號(hào)，在不同邏輯電平之間傳遞數(shù)據(jù)的方法之一是使用如 74CBTB3384 類的總線開關(guān)器件。這類器件專門針對在 3.3V 和 5V 之間的電壓下工作進(jìn)行了優(yōu)化。對小型的 1 線或 2 線的總線，這種方法有兩個(gè)問題。首先，需使用獨(dú)立的使能引腳控制數(shù)據(jù)傳輸方向，這會(huì)占用寶貴的端口引腳資源。其次，需要使用大型 IC，會(huì)占用寶貴的電路板空間。

所有的方案都有其優(yōu)缺點(diǎn)，但設(shè)計(jì)者需要一款通用器件，能工作于所有電平，允許低到高和高到低的混合轉(zhuǎn)換，還包括進(jìn)行單向和 / 或雙向轉(zhuǎn)換。下一代雙向電平轉(zhuǎn)換器(MAX3370–MAX3393 IC 系列的 MAX3370)既能滿足這些要求，還能克服使用其它方案帶來的問題。

MAX3370 使用一種傳輸門方法實(shí)現(xiàn)電平轉(zhuǎn)換(圖 4)，依賴外部輸出驅(qū)動(dòng)器吸收電流，無論是工作在低電壓還是高電壓邏輯范圍。這使該器件既能與漏極開路也能與推挽式輸出級(jí)一起工作。而且，傳輸門相對較低的導(dǎo)通電阻(小于 135Ω)對轉(zhuǎn)換速率的影響遠(yuǎn)小于圖 1 中串接的電阻。

圖 4. MAX3370 使用一種傳輸門方法實(shí)現(xiàn)電平轉(zhuǎn)換

圖 4 所示的電路還有另外兩個(gè)優(yōu)勢。首先，對漏極開路拓?fù)洌琈AX3370 使用一個(gè) 10kΩ的上拉電阻與“加速”開關(guān)并聯(lián)，最大程度降低了對外接上拉電阻的要求，同時(shí)還降低了與傳統(tǒng)漏極開路拓?fù)溆嘘P(guān)的 RC 時(shí)間常數(shù)斜率。其次，MAX3370 的微型 SC70 封裝還能節(jié)省寶貴的電路板空間。

解決速率問題

對其它大多數(shù)漏極開路方案，RC 時(shí)間常數(shù)都會(huì)限制有效數(shù)據(jù)速率(圖 5 和圖 6)。MAX3370 IC 系列包括一個(gè)加速機(jī)構(gòu)，主動(dòng)拉升上升沿，從而最大程度降低了容性負(fù)載的影響，如圖 7、圖 8 和圖 9 所示。當(dāng)輸入超過預(yù)定義的門限時(shí)，器件主動(dòng)拉升上升沿，從而最大程度降低由外部寄生元件引起的偏斜。這使其能夠轉(zhuǎn)換由推挽驅(qū)動(dòng)器產(chǎn)生的數(shù)據(jù)速率最高達(dá) 20Mbps 的信號(hào)。對源自漏極開路驅(qū)動(dòng)器的信號(hào)轉(zhuǎn)換速率低一些。對于其它的漏極開路拓?fù)洌赏ㄟ^外接上拉電阻提高速率。

圖 5. 20kHz 單 FET 漏極開路輸出波形圖，表明 RC 時(shí)間常數(shù)會(huì)對數(shù)據(jù)速率產(chǎn)生影響

圖 6. 雙晶體管收發(fā)器分別以 400kHz (a)和 100kHz (b)速率將 1.8V 轉(zhuǎn)換成 5V 的波形圖，表明有效數(shù)據(jù)速率受到了限制

圖 7. MAX3370 以 400kHz 速率將 1.8V 轉(zhuǎn)換成 5V 的輸出波形圖，容性負(fù)載效應(yīng)被大幅度降低了

圖 8. MAX3370 使用一個(gè) 4.7kΩ上拉電阻以 400kHz 速率輸出的波形圖，容性負(fù)載效應(yīng)被大幅度降低了

圖 9. 此圖是一個(gè) MAX3370 高速測試電路滿幅驅(qū)動(dòng)輸出的例子

解決通用電壓問題

應(yīng)用中理想要求是單獨(dú)一個(gè)元件能以任何速度轉(zhuǎn)換任意兩種邏輯電平。MAX337x 系列的 IC 是為低至 1.2V 高至 5.5V 的邏輯電平所設(shè)計(jì)。一個(gè)芯片就能提供在大多數(shù)應(yīng)用中需要的電平轉(zhuǎn)換，而不需針對每一種電平轉(zhuǎn)換都選擇一種邏輯器件。

以前，在同一個(gè)電路中實(shí)現(xiàn)低到高和高到低的電平轉(zhuǎn)換只能使用獨(dú)立的芯片。現(xiàn)在，MAX337x 系列雙向、拓?fù)錈o關(guān)(推挽和漏極開路)的一個(gè)單獨(dú)芯片即可解決這兩個(gè)問題。MAX3370 是一個(gè)單線、通用電平轉(zhuǎn)換器。如需轉(zhuǎn)換更多數(shù)量的 I/O 信號(hào)線，請參考表 1 中列出的器件。

隨著每個(gè)系統(tǒng)中 I/O 電壓種類的增多，對電平轉(zhuǎn)換技術(shù)的需求更加緊迫。而負(fù)載電容，VCC 電壓幅度差異，數(shù)據(jù)速率等使問題更加復(fù)雜化。對于高到低的電平轉(zhuǎn)換，如果轉(zhuǎn)換電壓差異較小，而且有成品器件可用(如容許過壓輸入的邏輯 IC)，問題則不太嚴(yán)重。

但是，能處理較大 VCC 電壓差異和能將低電平轉(zhuǎn)換成高電平的 IC 或分立元件電路就比較困難了。雙向和漏極開路拓?fù)洳⒉缓苓m合高速率數(shù)據(jù)。Maxim 的電平轉(zhuǎn)換器降低了在寬電壓范圍內(nèi)單 / 雙向、推挽和漏極開路拓?fù)潆娖介g轉(zhuǎn)換的難度。這些 IC 提供極小的封裝，標(biāo)準(zhǔn)應(yīng)用中不需任何外部元件。
烜芯微專業(yè)制造二極管，三極管，MOS管，橋堆等20年，工廠直銷省20%，4000家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹